高速数字电路

摘要:随着微电子技术的快速发展高速数字电路器件不断涌现在如今的电子设计领域高速数字电路设计已逐渐成为主流。当系统工作在如此高的速度时将产生传输线效应和信号的完整性问题。合理设计电路消除或者减小以上影响信号完整性的因素提高高速数字信号的信号质量是目前高速数字电路设计工程师所面临的主要问题。

关键词:高速数字电路;阻抗;频率

1高速数字电路的定义

高速数字电路通常是指由于信号的高速变化而使得数字电路中的模拟特性如导线的电感、电容等发生作用的电路。一般认为工作频率超过50MHz的电路是高速电路。还有一种定义方法是根据信号边沿变化的速度来定义。信号边沿的谐波频率比信号本身的频率高是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了传输的非预期结果。因此通常约定如果线传播延时大于驱动端数字信号上升时间的1/2则认为此类电路是高速电路并产生传输线效应。

高速信号的定义也可以由信号的上升沿速度决定设Tr为信号上升时间Tpd为信号线传播延时定义为:当Tr≥4Tpd为安全区域;当2Tpd≤Tr≤4Tpd信号落在不确定区域;当Tr≤2TPd信号落在问题区域。

对于落在不确定区域及问题区域的信号会出现信号质量的突变。一般认为上升时间小于4倍信号传输延迟时间的信号可视为高速信号设计时应采用高速数字电路的设计方法。

2 时间和频率

在低频时普通互连线可有效地将两电路短路。而在高频时情况则不同。在高频时仅有宽而平的导体能短路两个电路。相同的一根导线在低频情况下能有效地短路电路而在高频时这根导线会产生太大的电感以至于它不能用来使电路短路。我们可以用它作为高频电感线圈而不能作为高频短路电路。一个10-12Hz的正弦波需要30C联〕年完成一个周期。在10-12Hz时晶体管-晶体管逻辑门电路(TTL)的正弦波在一天变化少于lV的百万分之一。这是一个非常低的频率但也不是全为0。如果把频率大幅度提高时间周期会变得非常短某些电气参数将会发生变化。例如在1KHz时一段短的接地导线经测量得到的电阻是0.01Ω而由于趋肤效应在1GHz时其电阻增加到了1.0Ω。不仅如此还得到了50Ω的感抗。

为了从频谱角度分析问题引入转折频率(记为几动的概念。对于任何数字信号转折频率与其数字边沿的上升(和下降)时间有关而与它的时钟速率无关。

上式中Fknee为转折频率数字脉冲的大部分能量集中在该频率以下。Tr为脉冲上升时间。上升时间越短转折频率越高;上升时间越长转折频率越低。

任何数字信号的时域特性主要由Fknee频率以下的信号频谱决定根据这一原理我们可以定性地推导出数字电路的两个重要特性:任何在Fknee频率以内(包括Fknee频率)具有一个平坦频率响应的电路可以允许一个数字信号凡乎无失真地通过。数字电路在Fknee频率以上的频率特性对于它如何处理数字信号几乎没有影响。

3 时间和距离

电信号在导线和印刷电路板走线中的传播速度取决于其周围的介质。传播延迟的大小以皮秒瑛寸印s方对为单位它是传播速度的倒数。导线的传播延迟与其周围介质的介电常数的平方根成比例增加。导线的时间延迟仅指信号传播过整个线长所用的时间总量。下列

公式表明了传播速度、传播延迟、时间延迟和介电常数之何的关系:

其中v为传播速度c为光速εt为介电常数x为传输线长度PD为传播延迟TD为信号在传输线上传播x长度的时间。

布线的几何结构决定了其电场是驻留在电路板内还是进入空气中。当电场停留在电路板中时实际的介电常数增大因而信号传播较慢。当一个电路走线的环绕电场被封闭在电路板内两个地平面间时其环绕电场完全驻留在电路板内。对于典型的FR-4印刷电路板材料形成的实际介电常数为4.5。当电路走线位于印刷电路板的外表层时(外层走线)它的电场一部分存在于空气中而另一部分存在于FR-4基板材料中由此形成的介电常数一般在2.8和4.5之间。因此印刷电路板外层走线的传播速度比内层走线快。

4 四种类型的电抗

有四个电路概念将高速数字电路与低速数字电路区分开来它们是电容、电感、互容和互感。这四个概念是描述和理解数字电路元件在高速电路中的特性的基础。

在高速数字电路中通常使用阶跃响应来研究电容和电感。通过观察阶跃响应并运用以下三个经验法则可描述出被测设备的特征:电阻器显示的是一个平坦的阶跃响应。在计时起点输出电压上升到一个固定值并保持不变。电容器显示的是一个上升的阶跃响应。在计时起点阶跃响应从零开始但随后上升为一个满幅值的输出。电感器显示的是一个下降的阶跃响应。在计时起点输出立即升至满幅值随后逐渐衰减到零。阶跃响应作为时间的一个函数我们可以根据其是否保持为常数上升还是下降就可以描述任何一个电路元件的特性并且分别将这些元件划分为电阻性的、电容性的或电感性的。电抗的效应(电容和电感)可以进一步细分为普通的和相互的两种类型。普通类型的电容和电感描述的是电路元件似端器

件)的特性。互容和互感的概念描述的是一个电路元件对另一个电路元件的影响。在数字电路中互容和互感通常会引起不必要的串扰我们应该尽量使其最小化。 5 高速数字电路的信号完整性定义

信号完整性(Signal Integrity简称SI)是指在信号线上的信号质量。差的信号完整性不是由单一因素导致的而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。源端与负载端阻抗不匹配会引起线上反射负载会将一部分电压反射回源端。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。

信号的振铃和环绕振荡由线上过度的电感和电容引起振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。在电路中有大的电流涌动时会引起地弹如大量芯片的输出同时开启时将有一个较大的瞬态电流在芯片与板的电源平面流过芯片封装与电源平面的电感和电阻会引发电源噪声这样会在真正的地平面上产生电压的波动和变化这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。串扰是两条信号线之间的祸合信号线之间的互感和互容引起线上的噪声。容性祸合引发祸合电流而感性祸合引发祸合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

6 特性阻抗

传输线的特性阻抗与定义为线上任意点电压波和电流波的比率即V/I=Z0。图1所示为一条传输线的二种表示法。图1a所示为用RLCG*单元建模的长度为dz的传输线微分段并且用一个阻抗为Z0的器件终结。RLCG单元的特性阻抗被定义为电压V和电流I的比率如图1a所示。假定负载而完全等于RLCG单元的特性阻抗图1a所示可以用图4b所示的

无限长传输线表示。图1a中的终端岛简单表示了组成整个传输线模型的无限个阻抗为Z0的附加RLCG片段。从电压源看过去图1a和b是没有区别的。利用这个简化就可以导出无限长传输线的特性阻抗。

其中R为每单位长度欧姆L为每单位长度亨利G为每单位长度西门子C为每单位长度法拉而ω为每秒弧度。

参考文献

[1]陈飞.PCB高速数字设计中的阻抗控制IJ].电子产品世界.20034

[2]郝志松阂洁陈晖.高速数字电路的传输线效应分析[J].无线电通信技术.2005(5)

[3]李静孙愚布.高速数字电路的信号完整性分析[J].信息技术.20047