数字电路_第五章答案

5 ⼤规模数字集成电路习题解答 1⾃我检测题

［T5.1］在存储器结构中，什么是“字”？什么是“字长”，如何标注存储器的容量？

采⽤同⼀个地址存放的⼀组⼆进制数，称为字。字的位数称为字长。习惯上⽤总的位数来表⽰存储器的容量，⼀个具有n字、每字m位的存储器，其容量⼀般可表⽰为n×m。［T5.2］试述RAM和ROM的区别。

RAM称为随机存储器，在⼯作中既允许随时从指定单元内读出信息，也可以随时将信息写⼊指定单元，最⼤的优点是读写⽅便。但是掉电后数据丢失。

ROM在正常⼯作状态下只能从中读取数据，不能快速、随时地修改或重新写⼊数据，内部信息通常在制造过程或使⽤前写⼊，

［T5.3］试述SRAM和DRAM的区别。

SRAM通常采⽤锁存器构成存储单元，利⽤锁存器的双稳态结构，数据⼀旦被写⼊就能够稳定地保持下去。动态存储器则是以电容为存储单元，利⽤对电容器的充放电来存储信息，例如电容器含有电荷表⽰状态1，⽆电荷表⽰状态0。根据DRAM的机理，电容内部的电荷需要维持在⼀定的⽔平才能保证内部信息的正确性。因此，DRAM在使⽤时需要定时地进⾏信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。［T5.4］与SRAM相⽐，闪烁存储器有何主要优点？容量⼤，掉电后数据不会丢失。

［T5.5］⽤ROM实现两个4位⼆进制数相乘，试问：该ROM需要有多少根地址线？多少根数据线？其存储容量为多少？8根地址线，8根数据线。其容量为64×8。

［T5.6］⼀个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。（A）10×8 （B）102×8 （C）10×82（D）210×8

［T5.7］为了构成4096×8的RAM，需要⽚1024×2的RAM。（A）8⽚（B）16⽚（C）2⽚（D）4⽚

［T5.8］哪种器件中存储的信息在掉电以后即丢失？（A）SRAM （B）UVEPROM （C）E2PROM （D）PAL［T5.9］关于半导体存储器的描述，下列哪种说法是错误的。（A）RAM读写⽅便，但⼀旦掉电，所存储的内容就会全部丢失（B）ROM掉电以后数据不会丢失（C）RAM可分为静态RAM和动态RAM（D）动态RAM不必定时刷新

［T5.10］PAL是⼀种的可编程逻辑器件。

（A）与阵列可编程、或阵列固定的（B）与阵列固定、或阵列可编程的（C）与、或阵列固定的（D）与、或阵列都可编程的习题

［P5.1］现有如图P5.1所⽰的4×4字位RAM若⼲⽚，现要把它们扩展成8×8字位5 ⼤规模数字集成电路习题解答 2

RAM。

（1）试问需要⼏⽚4×4字位RAM？

（2）画出扩展后电路图（可⽤少量门电路）。

图P5.1

解：（1）⽤4×4RAM扩展成8×8字位RAM时，需进⾏字数和位数扩展，故需要4⽚4×4的RAM（2）扩展后电路如图：

［P5.2］在微机中，CPU要对存储器进⾏读写操作，⾸先要由地址总线给出地址信息，然后发出相应读或写的控制信号，最后才能在数据总线上进⾏信息交流。现有256×4位的RAM⼆⽚，组成⼀个页⾯，现需4个页⾯的存储容量，画出⽤256×4组成1K×8位的RAM框图，并指出各个页⾯的地址分配。解：电路连接图如图所⽰。从左到右四个页⾯的地址为：000H~0FFH，100H~1FFH，200H~2FFH，300H~3FFH。5 ⼤规模数字集成电路习题解答 3

［P5.3］试⽤4×2字位容量的ROM实现半加器的逻辑功能，并直接在图P5.2中画出⽤ROM点阵图实现的半加法器电路。

图P5.3

5 ⼤规模数字集成电路习题解答4

A B i S iC ABi S iC

解：由于半加器的输出B A B A S i +=AB C i = 所以ROM 点阵图如图所⽰。

［P5.4］⽤EPROM 实现⼆进制码与格雷码的相互转换电路，待转换的代码由I 3I 2I 1I 0

输⼊，转换后的代码由O 3O 2O 1O 0输出。X 为转换⽅向控制位，当X =0时，实现⼆进制码到格雷码的转换；当X =1时，实现格雷码到⼆进制码的转换。试求：

（1）列出EPROM 的地址与内容对应关系真值表；

（2）确定输⼊变量和输出变量与ROM 地址线和数据线对应关系。 解：真值表为：X I 3 I 2 I 1 I 0 O 3 O 2 O 1 O 0

0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 10 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 0 0 1 01 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 111

5 ⼤规模数字集成电路习题解答 5

1 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 0

1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 1 1 0 1 0 1 1 1111

111

输⼊变量和输出变量与ROM 地址线和数据线对应关系如图所⽰：32×4 RAMD 3D 2D 1D 0A 0

A 1A 3A 2X A 4I 3I 2I 1I 0O 3O 2O 1O 0

［P5.5］试分析如图P5.5所⽰PLA 构成电路。写出F 1、F 2的逻辑表达式。

12图P5.5

解：C B A C AB C A F ++=15 ⼤规模数字集成电路习题解答 6C B A BC A F +=2

［P5.6］试分析如图P5.6所⽰电路。 （1）列出时序PLA 的状态表和状态图 （2）简述该时序PLA 的逻辑功能。

图P5.6

解：（1）根据电路图写出各触发器驱动⽅程

n n Q Q J 120+=，10=K

n Q J 01=，n n Q Q K 021+= n n Q Q J 012=，n Q K 12=（2）写出各触发器状态⽅程

n n n n n n n Q Q Q Q Q K Q J Q 010200000+=+= n n n n n n n n Q Q Q Q Q Q K Q J Q 0120111111+=+= n n n n n n n n Q QQ Q Q Q K Q J Q 1201222222+=+=5 ⼤规模数字集成电路习题解答7（3）列出状态表

Q2n Q1n Q0n CP Q2n+1Q1n+1Q0n+10 0 0 ↓0 0 10 0 1 ↓0 1 00 1 0 ↓0 1 10 1 1 ↓ 1 0 01 0 0 ↓ 1 0 11 0 1 ↓ 1 1 01 1 0 ↓0 0 01 1 1 ↓0 0 0（4）状态转换图

（5）功能：同步七进制加法计数器。