高可靠性双冗余ARINC429总线接口系统[实用新型专利]

(12)实用新型专利

(10)授权公告号 CN 205899270 U(45)授权公告日 2017.01.18

(21)申请号 201620632722.3(22)申请日 2016.06.23

(73)专利权人 陕西宝成航空仪表有限责任公司

地址 721006 陕西省宝鸡市清姜路70号(72)发明人 王小宁　呼曦　赵鹏谋　魏明昊　

张鹏　(74)专利代理机构 北京科亿知识产权代理事务

所(普通合伙) 11350

代理人 宋秀珍(51)Int.Cl.

G05B 9/03(2006.01)

权利要求书1页 说明书3页 附图1页

(54)实用新型名称

高可靠性双冗余ARINC429总线接口系统(57)摘要

提供一种高可靠性双冗余ARINC429总线接口系统，总线数据的接收与发送采用不同厂家的ARINC429接收器、驱动器，两个不同厂家的ARINC429接收器组成一个双冗余接收通道，两个不同厂家的ARINC429驱动器组成一个双冗余发送通道，不同厂家的芯片的失效方式不同，提高了双冗余ARINC429总线接口实现电路的可靠性。本实用新型提高了系统通信的安全性、可靠性、实时性，节约了系统资源占用，具有较高的实用价值。

CN 205899270 UCN 205899270 U

权　利　要　求　书

1/1页

1.高可靠性双冗余ARINC429总线接口系统，具有FPGA，其特征在于：还具有第一路双冗余429接收通道……第n路双冗余429接收通道，第一路双冗余429发送通道……第n路双冗余429发送通道；所述第一路双冗余429接收通道……第n路双冗余429接收通道结构相同，均由两个不同厂家生产的接收器组成；第一路双冗余429发送通道……第n路双冗余429发送通道结构相同，均由两个不同厂家生产的驱动器组成，所述第一路双冗余429发送通道……第n路双冗余429发送通道将从FPGA处接收到包含控制或数据信息的TTL电平转换为符合ARINC429总线标准的双极归零码，再发送到ARINC429接收总线上；所述第一路双冗余429接收通道……第n路双冗余429接收通道从ARINC429总线上接收到包含控制或数据信息的双极型归零码并转换为TTL电平传送给FPGA处理。

2.根据权利要求1所述的高可靠性双冗余ARINC429总线接口系统，其特征在于：所述第一路双冗余429接收通道……第n路双冗余429接收通道均由接收器HI-8591和接收器JSL64244组成；所述第一路双冗余429发送通道……第n路双冗余429发送通道均由驱动器HI8596和驱动器JSL64245组成。

2

CN 205899270 U

说　明　书

高可靠性双冗余ARINC429总线接口系统

1/3页

技术领域

[0001]本实用新型属航空电子任务的通讯/识别/监视专业技术领域，具体涉及一种高可靠双冗余ARINC429总线接口系统。

背景技术

[0002]ARINC429总线协议是美国航空电子工程委员会与1977年7月提出的，并于同年同月发表并获得批准使用，它的全称是数字式信息传输系统DITS，该协议标准规定了航空电子设备及有关系统间的数字信息传输要求。ARINC429已广泛应用在先进的民航客机中，如B-373、B757、B-767，俄制军用飞机也选用了类似的技术。ARINC429总线传输速率为高速100Kb/s、低速12.5Kb/s，每条总线上可以连接不超过20个接收器。其特点是结构简单、性能稳定，抗干扰性强。但随着航电系统对设备的安全性、可靠性的要求越来越高，常规使用的单通道ARINC429总线的信息传输已无法满足系统的安全性、可靠性的要求，使用备份通道虽然能够提高安全性和可靠性，但需占用CPU资源进行控制，影响系统的实时性，因此有必要提出改进。

实用新型内容

[0003]本实用新型解决的技术问题：提供一种高可靠双冗余ARINC429总线接口系统，总线数据的接收与发送采用不同厂家的ARINC429接收器、驱动器，两个不同厂家的ARINC429接收器组成一个双冗余接收通道，两个不同厂家的ARINC429驱动器组成一个双冗余发送通道，不同厂家的芯片的失效方式不同，提高了双冗余ARINC429总线接口实现电路的可靠性。[0004]本实用新型采用的技术方案：高可靠性双冗余ARINC429总线接口系统，具有FPGA，还具有第一路双冗余429接收通道……第n路双冗余429接收通道，第一路双冗余429发送通道……第n路双冗余429发送通道；所述第一路双冗余429接收通道……第n路双冗余429接收通道结构相同，均由两个不同厂家生产的接收器组成；第一路双冗余429发送通道……第n路双冗余429发送通道结构相同，均由两个不同厂家生产的驱动器组成，所述第一路双冗余429发送通道……第n路双冗余429发送通道将从FPGA处接收到包含控制或数据信息的TTL电平转换为符合ARINC429总线标准的双极归零码，再发送到ARINC429接收总线上；所述第一路双冗余429接收通道……第n路双冗余429接收通道从ARINC429总线上接收到包含控制或数据信息的双极型归零码并转换为TTL电平传送给FPGA处理。[0005]进一步地，所述第一路双冗余429接收通道……第n路双冗余429接收通道均由接收器HI-8591和接收器JSL64244组成；所述第一路双冗余429发送通道……第n路双冗余429发送通道均由驱动器HI8596和驱动器JSL64245组成。

[0006]本实用新型与现有技术相比提高了系统通信的安全性、可靠性、实时性，节约了系统资源占用，具有较高的实用价值。附图说明

3

CN 205899270 U[0007][0008]

说　明　书

2/3页

图1为本实用新型的总线接口框图；图2为本实用新型的总线原理框图。

具体实施方式

[0009]下面结合附图1、2描述本实用新型的一种实施例。[0010]高可靠性双冗余ARINC429总线接口系统，具有FPGA，还具有第一路双冗余429接收通道……第n路双冗余429接收通道，第一路双冗余429发送通道……第n路双冗余429发送通道；所述第一路双冗余429接收通道……第n路双冗余429接收通道结构相同，均由两个不同厂家生产的接收器组成，具体说，由接收器HI-8591和接收器JSL64244组成；第一路双冗余429发送通道……第n路双冗余429发送通道结构相同，均由两个不同厂家生产的驱动器组成，具体说，由驱动器HI8596和驱动器JSL64245组成；所述第一路双冗余429发送通道……第n路双冗余429发送通道将从FPGA处接收到包含控制或数据信息的TTL电平转换为符合ARINC429总线标准的双极归零码，再发送到ARINC429接收总线上；所述第一路双冗余429接收通道……第n路双冗余429接收通道从ARINC429总线上接收到包含控制或数据信息的双极型归零码并转换为TTL电平传送给FPGA处理。[0011]因为不同厂家芯片的失效方式不同，所以提高了双冗余ARINC429总线接口实现电路的可靠性。FPGA实现ARINC429接口协议、每个通道的功能配置、与外部微处理器数据及命令通信、数据缓存、时序及双冗余接口自动切换控制等，是接口功能的核心实现部分，减少了外部微处理器对总线的实时检测与控制。通过外部微处理器实现对双冗余ARINC429接口的功能配置、ARINC429数据的收发，微处理器不属于本双冗余ARINC429总线接口实现方法的一部分。

[0012]本系统中FPGA的供电采用3.3V，它主要完成ARINC429接口协议、每个通道的功能配置、与外部微处理器数据及命令通信、数据缓存、时序及双冗余接口自动切换控制等。FPGA中主要功能模块有ARINC429奇偶校验、Lab过滤、接收数据FIFO、发送数据FIFO、发送数据处理、数据发送/接收控制、控制/状态寄存器、双冗余接口自动切换等。其中FIFO中共32个双字，可存32个信息，每个双字由32位组成。

[0013]ARINC429奇偶校验用于对接收的数据进行奇偶校验。[0014]Lab过滤用于对接收数据的Lab进行比对，相等保留，否则丢弃。[0015]接收数据FIFO用于存储接收的数据。[0016]发送数据FIFO用于存储需发送的数据。

[0017]发送数据处理用于对需发送数据按控制/状态寄存器的设置进行位序排列。[0018]控制/状态寄存器用于设定每个通道的奇偶校验、传输速率、Lab顺序。[0019]双冗余接口自动切换用于对一个通道出现故障，按照一定的冗余协议，自动切换到另一个通道。

[0020]数据发送/接收控制用于FPGA与外部微处理器之间的发送/接收数据传输，实现数据、地址、控制总线，其中控制总线用于各发送、接收通道中FIFO中存储数据的状态输出，用于外部微处理器对收发数据的中断、查询。

[0021]外部微处理器通过数据总线及地址总线将需发送到ARINC429总线的数据发送到FPGA，如有从ARINC429总线收到数据，外部微处理器通过数据总线及地址总线将FPGA中存

4

CN 205899270 U

说　明　书

3/3页

储的数据读出。

[0022]本系统的工作流程如下：由外部微处理器发送命令字，对通道进行配置(包括奇偶校验、过滤Lab值、发送/接收速率、发送Lab顺序等)，发送时，微处理器将数据传送至FPGA，存储到发送FIFO中，按控制/状态寄存器的设置对数据进行格式调整、添加奇偶校验位和Lab顺序设置等，由驱动器发送至ARINC429总线上，外部微处理器通过中断或查询方式读取发送FIFO的状态，若发送FIFO中的数据未存满，如还有需发送数据，可通过总线继续写入FIFO中，若满，则不能继续写入；接收时，数据从ARINC429总线上，通过接收器传输到FPGA，经过奇偶校验，不正确则丢弃该数据，正确则按照设置的Lab值进行Lab过滤，Lab不符合则丢弃，符合，存入接收FIFO中，外部微处理器通过中断或查询方式读取接收FIFO的状态，如接收FIFO中有数据，外部微处理器读出全部数据。[0023]上述实施例，只是本实用新型的较佳实施例，并非用来限制本实用新型实施范围，故凡以本实用新型权利要求所述内容所做的等效变化，均应包括在本实用新型权利要求范围之内。

5

CN 205899270 U

说　明　书　附　图

1/1页

图1

图2

6